40nm 프로세스 노드는 Altera가 가장 높은 성능, 가장 높은 밀도, 가장 낮은 전력, 가장 경제성 뛰어난 FPGA 및 HardCopy ASIC을 공급함에 있어서 계속해서 주도적인 위치를 차지할 수 있도록 튼튼한 토대를 제공하므로 특히 중요한 의미를 갖는다.

40nm 프로세스 노드를 이용한 커스텀 로직 디바이스 [2]

자료제공│알테라

그림 4는 프로그래머블 전력 기술의 매우 높은 수준의 구현을 보여주는 것으로서, Quartus II 소프트웨어가 타이밍 지향적 컴파일을 기반으로 한 사용자 FPGA 디자인을 분석해서 로직 어레이의 어느 트랜지스터들을 고속 모드로 하고 어느 트랜지스터들을 저전력 모드로 할지 선택한다.

역 바이어스 전압을 통해서 트랜지스터 Vt를 조정함으로써 타이밍이 중요하지 않은 경로에서 트랜지스터의 누설을 낮추고(Vt 높임) 그럼으로써 필요한 위치에서 높은 성능을 유지하면서 저전력을 달성할 수 있다.

그림 4. 트랜지스터의 프로그래머블 역 바이어싱을 통해서 전력/성능 절충을 가능하게 하는 프로그래머블 전력 기술(이는 프로그래머블 전력 기술의 매우 간단한 모델이다. 실제 구현은 차이가 있을 수 있으며 각기 고유하다)

Altera는 자사 디바이스의 동적 전력 소비를 낮추기 위해서 코어 전압을 이전 디바이스 제품군에 이용되던 1.1V에서 40nm 디바이스에서는 0.9V로 낮추었다. 스위칭 시에 트랜지스터가 소비하는 전력은 V²C(C는 커패시턴스)에 비례하므로 전원 전압을 낮춤으로써 동적 전력을 이차식적으로 감소시킨다.

코어 전압을 낮추면 또한 트랜지스터 성능에 영향을 미치나 Altera는 역시 40nm 노드의 더 높은 성능을 이용해서 디바이스 수준에서 높은 성능을 유지한다. 앞에서 설명했듯이 Altera는 이전 노드들과 비교해서 40nm 노드에서 특정한 트랜지스터에서 훨씬 더 높은 구동 강도를 달성하며 IC 디자이너들이 낮은 전력 소비를 위해서 이 구동 강도를 절충할 수 있다.

뿐만 아니라 Altera는 트랜시버에서 개별 트랜스미터 및 리시버 채널을 파워다운할 수 있도록 함으로써 추가적인 전력 소비 절감을 가능하게 한다. Altera Stratix IV FPGA는 또한 동적 온칩 종단(OCT)을 채택함으로써 동적 전력 소비를 낮춘다.

동적 OCT를 채택함으로써 Altera 디바이스의 종단 저항을 필요에 따라 턴온 및 턴오프할 수 있다. 메모리 읽기/쓰기 사이클 시에 필요에 따라서 종단 저항을 턴오프함으로써 이들 저항 상에서 전압 드롭을 제거하고 72비트 인터페이스를 이용해서 최고 1.2와트까지 전력 소비를 낮출 수 있다.

전체적으로 Stratix IV FPGA에 있어서 Altera의 전력 절감 노력에 의해서 65nm Stratix III FPGA로 구현된 유사한 디자인들에 비해서 총(정적 동적) 전력 소비를 평균적으로 30% 감소시킨다.

앞선 기술로 매끄러운 생산 착수

최초의 40nm FPGA를 달성했다는 것이 중요한 사건이나 Altera의 목표는 여기에 머물지 않고 이전 프로세스 노드의 제품들과 마찬가지로 높은 품질 및 믿을 수 있는 납기를 유지하는 것을 포함한다.

이를 달성하기 위해서 Altera는 탄탄한 시험 칩 계획, 엄격한 디바이스 검사 절차, 수율 향상에 있어서 우위에 의해서 성공할 수 있는 조건들을 갖추고 있다. 이러한 모든 노력과 더불어서 업계에서 가장 튼튼한 파운드리 협력을 체결하고 있다.

Altera의 파운드리 파트너사인 TSMC는 전문적인 파운드리 업체들 사이에서 50% 이상의 세계 시장 점유율을 차지하고 있을 뿐만 아니라 연간 연구 개발 투자가 근접한 경쟁사에 비해서 55% 더 높다.

이러한 투자에 의해서 리소그래피 및 DFM(design-for-manufacturability)에 있어서 업계에서 주도적인 위치를 차지하고 있으며 이로써 TSMC가 첨단 프로세스 세대의 제품을 성공적으로 제공할 수 있도록 한다. 무엇보다 중요한 점은 40nm 노드에서 TSMC가 액침 리소그래피의 선구적인 회사라는 것이다.

이 프로세스는 리소그래픽 렌즈와 투명 액체를 결합해서 더 높은 분해능 광을 유지함으로써 더 소형의 더 고밀도의 디바이스를 가능하게 한다. 액침 리소그래피는 45nm 노드 및 그 이하로 개발하는 대다수 반도체 회사들이 채택하고 있는 프로세스이며, 32nm 노드에서는 반드시 필요할 것으로 알려져 있다.

TSMC와 함께 Altera는 전력/성능, 모델링, 시험 칩 계획, 메모리, 신뢰성, 폴리 퓨즈, DFM, RF/아날로그, ESD, 패키징을 포함해서 프로세스 개발의 모든 측면에 걸쳐서 십여 개의 공동 프로세스 개발 팀을 적극적으로 가동하고 있다. 각각의 팀은 두 회사가 합의한 공동의 수행 목표 및 책임자들로 이루어졌다.

업계에서 가장 엄격한 시험 칩 관행

Altera는 130nm, 90nm, 65nm 디바이스에서 시험 칩이 새로운 반도체 프로세스로 조기 단계의 평가와 아키텍처 및 디바이스 기능의 개선을 위한 귀중한 툴이라는 것을 보여주었다.

이 전략을 이용해서 Altera는 이들 디바이스의 양산 체제로 매끄럽게 전환할 수 있었으며, 프로그래머블 로직 산업에 있어서 일대 전환점을 이루었다.

40nm 노드에서도 Altera는 9개 시험 칩의 엄격한 계획을 통해서 차세대 제품을 위한 튼튼한 토대를 마련하고 있다.

이러한 시험 칩을 이용하기 위해서는 다수의 마스크 셋을 필요로 함으로써 상당한 투자를 소요한다. Altera는 TSMC와 긴밀한 협력을 통해서 프로세스를 효율적이도록 하고 비용을 최소화한다.

예를 들어서 TSMC는 제조 기법을 철저하게 특성화 및 조정하고 그런 다음 생산을 모니터하기 위해서 자체적으로 다수의 시험 웨이퍼를 가동한다.

긴밀한 협력 관계를 통해서 테스트 구조를 조기 단계에 파운드리의 웨이퍼로 전달하고, Altera 제품의 생산 착수 시간을 단축하고, 고객들이 되도록 신속하게 가장 첨단의 기술을 이용할 수 있도록 한다.

또한 Altera는 TSMC에게 이 마스크를 이용해서 추가적인 테스트를 실시할 수 있는 기회를 제공한다. 두 회사 모두 이로운 결과들을 달성할 수 있는 것이다.

시험 칩 데이터를 수집하고 분석함으로써 Altera는 임의적 및 체계적 변동들의 영향에 대한 귀중한 통찰을 얻을 수 있으며 이를 줄이거나 제거할 수 있는 설계 전략을 개발할 수 있다.

Altera의 시험 칩에 대한 대대적인 투자에 의해서 고객들이 첨단 반도체 디자인에 의해 야기되는 많은 위험성들로부터 보호된다.

이와 같은 위험성 관리는 고객들이 일관성 없는 또는 제한적인 제품 공급이나 설계대로 작동하지 않는 제품에 노출되지 않도록 하면서 새로운 기술을 믿을 수 있게 제공하기 위해서 Altera가 얼마나 애쓰고 있는지 잘 보여준다.

엄격한 검사 절차

시험 칩 단계 후에 Altera는 개발 및 제조 단계들을 포괄하는 엄격한 검사를 실시해서 모든 실리콘 제품들이 정확히 설계대로 작동하는지 확인한다. 이 검사는 다음의 단계들로 이루어진다.

1. Altera의 IC 설계 팀이 통계 시뮬레이션을 포함한 다수의 시뮬레이션을 실시해서 디자인이 기능, 성능, 전력 사양을 충족하는지 확인한다.

2. 엄격한 검사 프로그램을 통해서 Altera CAD 및 레이아웃 그룹이 디자인의 구현이 디자인을 성공적으로 제조할 수 있도록 Altera 및 TSMC의 모든 마스크 규칙을 완벽하게 충족하는지 확인한다.

3. 다중 업무분야 팀이 주요 다이 영역에 대해서 DFM(design-for-manufa-cturability) 분석을 실시해서 제조용이성을 확인한다. 이를 위해서는 여백을 제거하기 위한 목적의 디자인 레이아웃의 상세한 검토와 수율을 극대화하기 위해 프로세스 기술에 대한 지식을 바탕으로 한 레이아웃 최적화를 포함한다.

4. TSMC가 마스크가 적절히 제조되었는지 확인한다. 이의 결과적인 제품은 마스크 치수 여백이나 결함에 의한 수율 또는 기능성 문제를 일으키지 않으며 높은 수량으로 제조할 수 있다.

5. Altera와 TSMC가 협력해서 실리콘이 적절히 제조되었고 모든 관련 물리 사양(레이어 두께, 라인 폭 등) 및 최종적인 전기 사양(트랜지스터 특성, 금속 라인 저항 등)을 충족하는지 확인한다.

6. Altera의 제품 엔지니어가 웨이퍼 레빌 및 패키징된 유닛 레벨에서 포괄적인 특성화를 실시해서 최종 제품이 모든 설계된 기능, 성능, 전력 사양을 충족하는지 확인한다. 또한 비작동 유닛을 특성화하고 다른 Altera 팀들과 협력해서 수율 손실의 원인을 판단하고 이를 수율 향상 작업을 위해 TSMC로 피드백한다.

7. Altera의 애플리케이션 팀이 사용자의 관점에서 디바이스를 테스트하고, 모든 디바이스 기능들을 작동하고, Quartus II 소프트웨어를 이용해서 구성 파일을 개발 및 디바이스를 프로그램하고, I/O 전압 레벨을 테스트하고, 모든 아키텍처적 요소들의 기능을 검증한다.

8. Altera의 신뢰성 그룹이 시험 칩 및 최종 제품들에 대해 엄격한 환경 테스트를 수행하고 고객들에게 출하하기에 앞서서 최종 제품의 단기적 및 장기적 품질을 확인한다.

Altera가 제공하는 모든 새로운 디바이스 제품군에 이러한 일관된 프로세스를 이용하며 매 새로운 제품군마다 이 프로세스를 향상시킨다. 모든 제품에 이와 같은 엄격한 테스트 및 검사 절차를 적용함으로써 Altera는 높은 수준의 품질 및 신뢰성뿐만 아니라 믿을 수 있는 공급을 달성한다.

디바이스 수율을 향상시키는 고유의 중복성 기술

Altera는 고유의 중복성 기술을 이용하는 유일한 프로그래머블 로직 회사이다. 중복성은 디바이스 수율 및 디바이스 공급을 향상시키기 위한 매우 효과적인 기법이다. Altera는 FPGA로 추가적인 또는 ‘중복적인’ 회로 열을 임베딩함으로써 이 기술을 적용한다.

만약 한 열이 제조 결함을 일으키면 이의 작동을 정지시키고 전기 퓨즈를 이용해서 중복적 열을 작동시킨다. 이 기술은 다이를 살려내며 그러므로 실리콘 웨이퍼의 총 수율을 증가시킨다.

중복성은 특히 프로세스의 조기 단계이거나 디바이스 수명의 조기 단계일 때 결함의 영향을 더 받는 대형 다이에서 매우 효과적이다.

프로세스에 중복성을 추가함으로써 대형 다이 디바이스의 수율을 최고 8배까지 향상시킨다. 이러한 방법으로 중복성이 프로세스 주기의 조기 단계에서 제품 수율을 향상시키고, 더 신속하게 비용을 절감할 수 있도록 하고, 전체적인 공급을 향상시킨다.

제조 프로세스가 성숙하고 결함 밀도가 증가함에 따라서 중복성이 계속해서 중요한 역할을 하고 Altera가 장기적으로 높은 수율 향상을 달성할 수 있도록 할 것이다(그림 5). 전반적으로 중복성은 Altera가 특히 고밀도 제품에 있어서 다른 프로그래머블 로직 업체보다 더 신속하게 제품에 대해서 생산가능 품질 및 믿을 수 있는 대량 생산을 달성할 수 있도록 중요한 역할을 할 것이다.

그림 5. 중복성을 이용해서 제품의 전체 주기에 걸쳐서 더 높은 수율 달성

이러한 관행들을 이용함으로써 그리고 또한 이전 노드들에서 달성했던 기록들을 통해서 알 수 있듯이 Altera는 40nm 제품들을 믿을 수 있게 제공할 수 있는 준비가 되어 있다.(Altera는 모든 90nm 디바이스들을 일정대로 공급했으며, 세계 최초의 저가형 65nm FPGA인 Cyclone III 제품군을 테잎아웃 후에 불과 3개월 만에 공급했다.)

Altera의 65nm에 있어서 기록들 역시 Cyclone III FPGA에서 볼 수 있듯이 매끄럽게 생산에 착수했다는 것을 보여준다. 이 제품군은 개발되고 1년이 안 되어서 TSMC의 2개 300mm GigaFab에서 제조되고 있다.

결론

40nm 프로세스는 새로운 설계 상의 과제들을 해결해야 하며 오류가 높은 손실을 초래할 수 있다. 매 세대마다 마스크 비용이 약 50% 상승하며 40nm 노드에서는 최고 3백만 달러로 치솟고 있다.

마찬가지로 중요한 점으로서 게이트 수와 칩 복잡성이 증가함에 따라서 설계 작업의 비용이 증가하고 있으며 마스크 비용보다 더 빠른 속도로 높아지고 있다. 이러한 장벽들 때문에 40nm 디자인은 갈수록 더 소수의 업체들을 제외하고는 접근하지 못하고 있다.

하지만 Altera의 사업 모델은 대대적인 투자를 통해서 가장 첨단의 반도체 프로세스를 이용한 제품을 개발하고 이들 제품을 고객들에게 이용할 수 있도록 한다.

다년 간의 계획, 개발, 세계적인 독립적 파운드리 회사와 긴밀한 협력 작업의 결과로서 Altera의 Stratix IV FPGA 및 HardCopy IV ASIC 제품군은 그렇지 않았다면 이용하지 못했을 40nm 기술을 고객들이 조기에 그리고 폭넓게 이용할 수 있도록 한다.

그럼으로써 Altera 고객들은 오늘날 시스템 디자이너들의 시급한 요구들을 충족하는 기능, 성능, 밀도, 전력 소비를 제공하는 가장 첨단의 맞춤화 로직 제품들을 이용할 수 있다.

관련 기사

노르딕 세미컨덕터, 대기 전력 최대 20배 절감 ‘nRF71 시리즈’ 출시

ETRI, 프리폼 디스플레이 산업화 기반 마련 나서

친트, SK에코플랜트·이엔에스일렉트릭과 DCWA 데이터센터 전시회 성황리 개최

댓글 0